6 月 13 日消息，在北京時間今日凌晨舉行的 Advancing AI 2025 大會上，AMD 對明年推出的下一代 EPYC 霄龍服務器處理器 "Venice" 進行了介紹。

AMD 宣稱 "Venice" 處理器為“最高性能服務器 CPU”：其將包含至多 256 個 2nm 的 "Zen 6" 微架構核心，擁有 2 倍的 CPU 與 GPU 通信帶寬，代際性能提升達到 70%，內存總帶寬高達 1.6TB/s。

結合演示資料的腳注，EPYC "Venice" 在雙路配置下可提供 128 條 PCIe 6.0 通道，這項數據和核心數量都與此前爆料的 SP7 平臺版 "Zen 6" EPYC 相符。

以此為前提計算，EPYC "Venice" 將支持至少 12500MT/s 的高速內存，這與第二代 DDR5 MRDIMM 的 12800MT/s 非常接近。

注：12500MT/s 對應 12500Mbps 的單通道帶寬，在 16 通道、每通道 64bit 下就是 1.6TB/s。

"Venice" 將包含至多 256 個 "Zen 6c" 高密度核心，而目前 "Zen 5c" EPYC 至高可達 192 核，如果將 70% 的代際性能提升帶入，這相當于在服務器處理器上 "Zen 6c" 的單核將比 "Zen 5c" 高出 27.5%。