文｜半導體產業縱橫

近日，清華大學集成電路學院院長吳華強教授，對于Chiplet技術發展趨勢進行展望。他表示Chiplet技術發展現狀暗流涌動，機遇叢生。Chiplet不是單一技術，而是一系列關鍵先進技術的有機融合。這是一個戰略賽道，我們需要凝聚共識，抓住重大創新機遇。

在演講中我們拿到了很多的信息：

Chiplet技術是通向高算力芯片的必經之路，國際領先的高算力芯片都采用了芯粒技術；

AI時代Chiplet市場規模加速擴張；

Chiplet技術發展將在六大方面持續創新；

Chiplet是戰略賽道；

算力是數字經濟時代的新質生產力。ChatGPT等AI大模型的爆發刺激了對算力的需求，對算力的需求每兩個月增加一倍。2023年3月15日，OpenAl發布ChatGPT-4、具備1.8萬億的模型參數，訓練需要上萬張Nvidia H100顯卡，計算量約為2.15e25FLOPS。

傳統單片集成算力芯片面臨面積墻、存儲墻、成本墻、功耗墻等瓶頸，難以持續。吳華強說到：“Chiplet不是未來時而是現在時。Chiplet技術是通向高算力芯片的必經之路。”

國際領先的高算力芯片都采用了芯粒技術。如英偉達發布B200 GPU，在算力上實現巨大的代際飛躍基于臺積電的N4P制程工藝，晶體管數量達到了2080億個，配備192GB HBM3e內存。

AI時代Chiplet市場規模正在加速擴張。全球已經安裝了價值約1萬億美元的數據中心，而這個上萬億美元的數據中心市場正在從通用計算向加速計算和生成式人工智能轉型，一個新的計算時代已經開啟。

與此同時，Chiplet技術的應用領域也在逐漸擴大。Chiplet技術繼GPU等云端高算力芯片之后，在桌面市場的AIPC（CPU+AI）領域顯示出其價值。AMD 在Computex2024大會上發布了當時世界上最快的桌面CPU芯片HR9 9950X采用了Chiplet技術；英特爾公布下一代面向AI PC的移動處理器Lunar Lake，將會混合封裝臺積電 N3B 工藝和自家Intel18A 工藝的芯粒。

吳華強表示，Chiplet不是單一技術，而是一系列關鍵先進技術的有機融合，形成了涵蓋從頂層架構到底層器件的全新技術體系。從上圖中可以看到，包括了接口標準與生態、互聯技術、電源技術、計算體系架構、存儲技術、先進封裝集成等技術。

01 Chiplet關鍵技術發展趨勢：先進封裝集成

Chiplet關鍵技術發展趨勢之一是先進封裝集成。

多種封裝技術組合，集成密度持續提升，提供更高的IO密度（IO/mm）和更好的能效（pJ/bit）。比如銅銅鍵合將Bump間距從50um降低到5um；硅轉接板技術將基板線間距從15um降低到1um，密度大幅度提升。先進封裝集成技術發展路線圖顯示，到2030年能夠達到：亞微米pitch、10+層RDL、D2D鍵合。因此這個領域將來對于設備材料都有很多創新，孕育了許多新機會。

從封裝技術來看，扇出型封裝，無TSV結構的工藝，制造成本低封裝體厚度小。硅橋技術非常重要，英特爾的封裝基板硅橋和臺積電的扇出型硅橋，使用小尺寸硅橋替代大面積硅轉接板實現芯片間高密度、高帶寬互連，總制造成本降低、硅工藝復雜性降低，集成復雜性增大。

02 Chiplet關鍵技術發展趨勢：存儲技術

存儲在Chiplet發展中繞不開的話題。吳華強表示，Chiplet關鍵技術發展另一趨勢是存儲技術（HBM）。先進封裝集成技術帶來更高的存儲密度、帶寬和更高的能效。

以前雙列直插內存模塊，傳輸能效是12pJ/bit，到了HBM3可以達到3.5pJ/bit，未來正在規劃中的HBM4能效更是能夠達到0.2pJ/bit，再降一個數量級。今年9月，臺積電與三星宣布合作研發新一代無緩存HBM4內存技術，用于高算力AI芯片無緩存HBM4技術將會在現有HBM4內存上提升40%的能效，降低10%的延時。

同時，存儲技術方面存算一體也孕育而生。存內計算（Processing-in-memory，PIM）PIM-HBM架構，將處理單元嵌入HBM的邏輯庫中，以減少互連的能耗和延遲，可以實現較低的DRAM訪問成本。

03 Chiplet關鍵技術發展趨勢：互聯技術

互聯技術的趨勢是短距、長距、串口、并口、電口、光口等多種互聯技術體制融合，滿足全場景芯粒互聯的帶寬、密度和能效要求。

今年，臺積電用于芯粒互連的高速并行接口，使用5nm FinFET工藝，基于9um pitch的3D封裝，實現了0.296pJ/bit能效，17.9Tb/s/mm2的帶寬密度；博通交付了業界首個51.2-Tbps的Co-Packaged Optics以太網開關，使用光互連技術，相比傳統光模塊功耗降低了70%，芯片面積效率提升了8倍。

04 Chiplet關鍵技術發展趨勢：電源技術

電源技術的趨勢則是，傳統功率轉換架構無法應對高性能計算芯粒的嚴峻挑戰，“功率即性能”。功率是性能，電壓不穩定會對計算產生很大影響。分布式功率器件集群創新架構、分布式多場管理技術、快速電源響應技術具備巨大潛力。Chiplet開辟了許多技術創新之路。

05 Chiplet關鍵技術發展趨勢：計算體系架構

計算架構的發展趨勢是可擴展的異構架構、標準化接口，朝適應于Chiplet技術的計算體系架構演進。而且計算體系架構的分析需要專門的仿真模擬工具，沒有這樣的工具很難分析整個系統的性能。

英特爾的異構芯粒處理器，采用一種“新型柔性拼接架構”，由四個異構芯粒（GPU塊，SoC塊、IO塊和CPU塊）通過一個basedie連接而成。實現了可擴展的異構處理器系統框架，標準化的接口，但是僅能做到對固定功能單元的參數化擴展。

AMD的混合封裝高算力AI芯片，按照：4個lO die+8個計算 die+HBM3，3D混合鍵合+2.5D 硅轉接板的封裝，實現了可擴展的多芯粒（同構）集成方案，以IOD為樞紐和擴展接口。吳華強說到：“英特爾和AMD的架構體系與英偉達有所不同，這非常有意思。大型玩家開始采用不同的技術路線。”

06 Chiplet關鍵技術發展趨勢：接口標準與生態

這方面的趨勢在于，芯粒標準再進化，UCle各級成員不斷推出基于其標準的產品，生態建設進展迅速。

標準方面，8月6日，UCle聯盟發布 2.0規范，包含以下亮點：全面支持具有多個芯片的任何系統級封裝 （SiP）結構的可管理性、調試和測試；支持3D封裝，顯著提升帶寬密度和功率效率；改進的系統級解決方案，其可管理性被定義為芯片堆棧的一部分；針對互操作性和合規性測試優化的封裝設計；完全向后兼容 UCle 1.1 和 UCle 1.0。近日，AMD、博通、思科等八家公司宣布為人工智能數據中心的網絡制定新的互聯技術開放標準UAlink（UltAccelerator link）以打破Nvidia的壟斷。

產品方面，去年9月，英特爾展示了全球首款基于UCle 連接的Chiplet處理器測試芯片Pike Creek；今年7月，Alphawave Semi最新研發出業界首款3nm Ucle芯粒，該芯粒組面向超大規模數據中心、HPC和AI等高需求領域；是德科技推出的Chiplet PHY Designer是EDA行業首款針對UCle標準的仿真解決方案。

展望未來，Chiplet技術將持續創新，不斷自我迭代。先進封裝技術不斷升級，從uBump→TSV→W2W bonding→D2D bonding；存儲不斷創新，從HBM2→HBM2E→HBM3 →HBM3E →HBM4。

多個國家和地區在Chiplet技術上的競爭將愈演愈烈。美國國家半導體技術中心（NSTC）發布《戰略藍圖》，建立Chiplet計劃，以實現開放創新的Chiplet市場英特爾牽頭成立UCle聯盟，推動Chiplet技術標準化、生態化。

韓國三星提出高級代工生態系統（SAFE），與合作伙伴建立合作生態系統，實現“一站式 Chiplet 封裝”，開發2.5D/3D先進封參考設計流程。

中國臺灣臺積電發起3D Fabric 聯盟，聯合產業上下游企業提供全流程的服務，定義PDK和接口標準、參考設計流程。

總而言之，Chiplet技術發展現狀是暗流涌動，機遇叢生。Chiplet技術將在先進封裝集成、互聯接口、存儲技術、電源技術、計算體系架構、接口標準與生態等方面持續創新，不斷自我迭代，推動芯片算力持續提升。

吳華強說到：“Chiplet是一個戰略賽道，我們需要凝聚共識，抓住重大創新機遇。”