7 月 17 日消息，《韓國經濟日報》（Hankyung）表示，SK 海力士將采用臺積電 N5 工藝版基礎裸片（base Die）構建 HBM4 內存。

新一代 HBM 內存 HBM4 的 JEDEC 標準即將定案。而根據此前報道，SK 海力士的首批 HBM4 產品（12 層堆疊版）有望于 2025 年下半年推出。

SK 海力士和臺積電雙方于今年 4 月簽署了合作諒解備忘錄，宣布將就 HBM 內存的基礎裸片加強合作。

而臺積電在 2024 年技術研討會歐洲場上表示，該企業準備了兩款 HBM4 內存基礎裸片，分別為面向價格敏感性產品的 N12FFC+ 版和面向高性能應用的 N5 版。

其中 N5 版基礎裸片面積僅有 N12FFC+ 版的 39%，同功率下邏輯電路頻率可達 N12FFC+ 版的 155%，同頻率功耗則僅有 35%。

N5 工藝版基礎裸片可實現 6~9μm 級別的互聯間距，在目前流行的 2.5D 式封裝集成外還能支持 HBM4 內存同邏輯處理器的 3D 垂直集成。這一縱向結構可提供更大的內存帶寬，將深遠改變 HPC&AI 芯片生態。

HBM 內存基礎裸片轉由邏輯晶圓廠生產也是半導體制造兩大領域走向融合的最好證明。韓媒在報道中提到，SK 海力士和三星電子均正為其 HBM 內存團隊補充邏輯設計人才。