IT之家 8 月 27 日消息，科技媒體 WccfTech 今天（8 月 27 日）發(fā)布博文，報(bào)道稱爆料者 Kepler_L2 在 Anandtech 論壇上，披露了 AMD 下一代 RDNA 5 / UDNA GPU 家族的更多細(xì)節(jié)。新系列將包含四種不同規(guī)格的核心配置，覆蓋旗艦至入門級(jí)市場，核心數(shù)量從 12 到 96 個(gè)計(jì)算單元不等。

IT之家援引博文介紹，旗艦級(jí)核心設(shè)計(jì)包含 8 組著色陣列，每組配備兩個(gè)著色引擎，總計(jì) 16 個(gè)引擎，每引擎內(nèi)有 6 個(gè)計(jì)算單元，合計(jì) 96 個(gè)計(jì)算單元（CU）。

該旗艦配備 16 個(gè) 32 位統(tǒng)一內(nèi)存控制器，位寬為 512-bit，并可能延續(xù)當(dāng)前設(shè)計(jì)，搭載最多 128MB 的無限緩存（Infinity Cache，AMD 顯卡內(nèi)置的大容量高速緩存，用于減少顯存延遲、提升帶寬利用率）。

中端型號(hào)則采用 4 組著色陣列共 8 個(gè)引擎，每引擎含 5 個(gè)計(jì)算單元，總計(jì) 40 CUs，搭載 6 個(gè)內(nèi)存控制器，構(gòu)成 192-bit 位寬，緩存規(guī)模預(yù)計(jì)為 48MB。AMD 在 Hot Chips 上暗示的 SoC 模塊化設(shè)計(jì)，將允許這些核心基于旗艦方案靈活裁剪。

低端版本提供 24 個(gè)計(jì)算單元，由 4 個(gè)引擎構(gòu)成，每引擎 6 個(gè) CU，配備 8 個(gè)內(nèi)存控制器，位寬可能為 128-bit 或者 256-bit，但業(yè)界認(rèn)為 256 位配置可能性較低。

入門款僅有 2 個(gè)引擎、12 個(gè)計(jì)算單元，配備 4 個(gè)內(nèi)存控制器，位寬在 64-bit 到 128-bit 之間，緩存為 16MB 或 32MB。