IT之家 8 月 26 日消息，眾所周知，現(xiàn)在 NAND 閃存普遍采用 3D 堆疊結(jié)構(gòu)。短短十年內(nèi)，3D NAND 層數(shù)就從 2014 年的 24 層增加到了 SK 海力士的 321 層（2024 年 11 月宣布量產(chǎn)），而我國的長江存儲(chǔ)第五代 3D TLC NAND 閃存據(jù)傳也達(dá)到了 294 層之高。

大容量 SSD 的普及，3D NAND 架構(gòu)功不可沒。那么，DRAM 內(nèi)存技術(shù)是否也能借助這種方式實(shí)現(xiàn)大規(guī)模突破呢？

比利時(shí)微電子研究中心（imec）與根特大學(xué)宣布，其科研人員成功在 300mm 晶圓上構(gòu)建出了 120 層交替的硅與硅鍺（SiGe）結(jié)構(gòu)，為高密度三維 DRAM 的開發(fā)奠定了技術(shù)基礎(chǔ)。

IT之家查詢獲悉，相關(guān)成果已于 8 月 4 日發(fā)表在 AIP 美國物理聯(lián)合會(huì)期刊上（https://doi.org/10.1063/5.0260979）。

研究顯示，其每一組疊層由約 65nm 的硅層與 10nm 的硅鍺層（含 20% 鍺）組成，以此重復(fù) 120 次，于是成功構(gòu)建出了上述結(jié)構(gòu)。

實(shí)驗(yàn)結(jié)果表明，晶圓內(nèi)部保持了完全應(yīng)變狀態(tài)，這是保證器件良率的關(guān)鍵；大部分錯(cuò)配位錯(cuò)集中在晶圓邊緣處，由倒角效應(yīng)幫助釋放。

研究團(tuán)隊(duì)選擇 20% 鍺含量的硅鍺材料，以便后續(xù)進(jìn)行選擇性刻蝕，從而形成所需通道。結(jié)果顯示，在量產(chǎn)級(jí)晶圓上構(gòu)建超過 100 個(gè)雙層結(jié)構(gòu)是可行的，為提升存儲(chǔ)密度提供了可能。

為實(shí)現(xiàn)這一目標(biāo)，團(tuán)隊(duì)對(duì)工藝進(jìn)行了優(yōu)化，以保持界面清晰、降低層間混合，同時(shí)兼顧產(chǎn)率。他們使用 ASM Intrepid 設(shè)備進(jìn)行減壓化學(xué)氣相沉積（CVD），在約 675℃ 下用硅烷沉積硅，用二氯硅烷與鍺烷沉積硅鍺。二次離子質(zhì)譜分析表明，即使延長沉積時(shí)間，相鄰層間的硅與硅鍺依然保持良好分界，幾乎沒有明顯混合。

在缺陷控制方面，團(tuán)隊(duì)利用高分辨率 X 射線衍射與截面透射電鏡確認(rèn)，晶圓內(nèi)部的超晶格保持完全應(yīng)變狀態(tài)，未發(fā)現(xiàn)穿透位錯(cuò)。盡管總硅鍺厚度約 1.2 微米，已遠(yuǎn)超單層的臨界厚度，但通過多層設(shè)計(jì)與潔凈生長工藝，結(jié)構(gòu)依舊保持穩(wěn)定。

研究指出，應(yīng)變主要在晶圓邊緣區(qū)域釋放，原因是倒角效應(yīng)；未來可通過降低鍺含量或引入少量碳來減少晶格失配。此外，研究團(tuán)隊(duì)在必要時(shí)在晶圓背面加壓縮氮化物層，以抵消翹曲。

沉積均勻性是研究中的另一重點(diǎn)。論文顯示，厚堆疊結(jié)構(gòu)中層厚波動(dòng)主要源于反應(yīng)器石英管上的沉積物影響溫度分布。通過采用帶有主動(dòng)溫控的新型設(shè)備，這一漂移現(xiàn)象得到緩解，顯著改善了層間一致性和橫向均勻性。

對(duì)比結(jié)果顯示，優(yōu)化的單層沉積厚度差異約為 1.3% 以下，而極厚的帽層結(jié)構(gòu)則上升到約 1.8%，邊緣最為敏感。界面厚度在數(shù)納米級(jí)，底部界面約 2.6–2.9nm，上層過渡更為銳利，與顯著減少的擴(kuò)散相符。X 射線測試進(jìn)一步確認(rèn)了垂直方向上的超晶格保持一致性與應(yīng)變狀態(tài)。

這項(xiàng)成果表明，在量產(chǎn)工藝條件下實(shí)現(xiàn)超過百層的硅 / 硅鍺疊層是可行的，至少為高密度 3D DRAM 的未來發(fā)展提供了實(shí)驗(yàn)依據(jù)。