21世紀經濟報道記者孫燕 鄧浩 無錫報道

2023年以來，文心一言、通義千問、智譜、豆包、KIMI等上百家國產大模型爭相涌現，參數規模從幾億乃至上萬億，廣泛應用于云計算、數據中心、邊緣計算、消費電子、智能制造、智能駕駛、智能金融及智能教育等領域，用于AI訓練和推理的智能算力缺口與日俱增。

業內普遍認為，AI已成為確定性賽道，這場“馬拉松”已經起跑，最終贏家尚未明朗。但可以確定的是，在算力上的投入是參與競爭的必要條件，而非充分必要條件。

這意味著，盡管算力是AI發展的基礎支撐，但僅靠算力并不足以決定勝負，還需要在芯片、算法、數據、生態、應用落地等多方面形成綜合優勢。

面對人工智能時代的巨大機遇，無錫拋出解題思路——芯算聯動。

在9月4日開幕的2025集成電路（無錫）創新發展大會上，無錫市委書記杜小剛提出要共建芯算聯動的應用場景。“建議各位嘉賓與我們一道，搶抓國家實施‘人工智能+行動’的戰略機遇，瞄準農業、工業、消費、惠老、助殘和城市治理等各類場景，布局新一代智能終端智能體等‘錫產錫用’的芯算聯動項目，共享智能時代的紅利。”

算力擴張，芯片先行

AI從模型走向應用，帶來了巨大的算力需求。

“算力的成長速度超出所有人想象。”摩爾線程智能科技（北京）股份有限公司（以下簡稱“摩爾線程”）創始人兼首席執行官張建中在2025集成電路（無錫）創新發展大會上指出，海外每天AI agent產生的token處理需求，需要相當于260萬億TeraFLOPS的算力支持。

以英偉達H100 GPU為例，其單卡算力約為2000 TeraFLOPS，理論上每天需要約130萬張卡；若考慮實際部署中的負載冗余與峰值需求，實際部署量可能達到700萬張。

按每片12寸晶圓產出30片GPU計算，每天需要20-30萬片晶圓。而未來5年，隨著生成式AI和agent AI的爆發式增長，GPU需求預計將增長100倍。相比之下，當前中國所有晶圓廠的總產能尚不足這一需求的1/10，凸顯出全球AI算力與制造能力之間的巨大鴻溝。

“從國內發展來看，還缺少真正有用的算力。”張建中直言，地方需要有統一調度、高效互聯和穩定運行的大規模集群能力，以支撐大模型訓練、推理等高負載任務。

近年來，各地都在加快算力中心建設。在2025集成電路（無錫）創新發展大會上，無錫也發布了無錫城市智算云中心節點。

算力分為智算、通用算力和超算三類。其中，智算主要面向AI，利用強大算力驅動AI模型進行深度學習、訓練和推理。

無錫城市智算云是全國八個智算云服務試點之一。中心節點依托多元異構算力框架，一期部署高性能智算卡超11000張，智算算力突破12000P，結合科大訊飛建設的1500P等其他節點算力，年內無錫市算力總規模可達15000P，為AI賦能千行百業提供高密度算力支撐。

作為“芯算聯動”的物理底座，該中心節點圍繞“錫產錫用”，為摩爾線程、申威、太初等智算芯片提供驗證環境，也吸引了銀河通用、無問芯穹、羚數智能等一批重點AI企業相繼落地。

先進制程、先進封裝支撐

隨著大模型橫空出世帶來的高算力周期，對高性能、低功耗芯片的需求與日俱增。

“正因為有AI應用的出現，哪怕在摩爾定律放緩的情況下，對先進制程的需求依然更加強勁。”華虹半導體有限公司執行董事、總裁白鵬在2025集成電路（無錫）創新發展大會演講時指出。

依據摩爾定律，制程每迭代一次，都會有功耗的降低、性能的增加以及成本的降低。白鵬指出，如今摩爾定律已經基本沒有降本效應了，但功耗降低、性能增加仍在持續。對價格比較敏感的芯片不會去用最先進的制程，但AI芯片、高算力芯片依然蜂擁向先進制程。

如在無錫，摩爾線程將新一代自主可控AI SoC 芯片研發項目落在當地。依據招股書，該項目擬從市場和客戶對AI SoC芯片在計算性能（特別是在大模型推理性能）、功耗和級聯擴展性等方面的要求出發，對該公司現有自主可控AI SoC芯片的架構、總線設計、內存管理系統和軟件驅動程序等技術開展升級迭代，并引入先進國產工藝、先進封裝、先進存儲以及高速片間互聯等先進技術，研制新一代自主可控AI SoC芯片。

聚焦產業鏈上關鍵環節，無錫先進制程半導體納米級光刻膠中試線也在本屆大會上揭牌。該中試線是國內首家聚焦納米金屬氧化物型（MOR）先進制程光刻膠研發與產業化的企業，產品涵蓋極紫外EUV、深紫外DUV及電子束光刻膠，可以用于制備亞10納米先進制程芯片，性能指標達到國際領先水平，填補了我國在該領域的空白。

AI芯片的突破不僅依賴于先進制程，還需要先進封裝技術的協同支持：芯片帶寬、功耗、集成密度面臨“功耗墻、內存墻、成本墻”三重瓶頸，傳統工藝極難滿足需求。

先進封裝因此應運而生，其憑借小型化、高密度、低功耗、異構集成等能力，正從制造后段走向系統設計的前端。而從技術升級來看，隨著下游應用算力密度不斷攀升，封裝形態正加速向Chiplet（芯粒）架構、2.5D中介層與3D堆疊等高集成方案邁進。

有業內人士指出，封裝正處在快速發展階段，其中最大的增量來自于先進封裝，如2.5D、3D封裝都圍繞著算力來進行的。未來，圍繞算力布局的封裝在整體的占比可能從過去的27%增長到未來的40%以上。

AI智算中心的CPO新變局

在與2025集成電路（無錫）創新發展大會同期舉行的第十三屆半導體設備與核心部件展示會（CSEAC）上，記者觀察到，人工智能生態帶來的算力產業鏈重構成為產業人士熱議的話題。

在CSEAC期間的光電合封CPO及異質異構集成技術創新大會上，中國電科58所首席科學家于宗光指出，Chiplet將成為未來封測市場主流。同時，隨著Chiplet概念的興起，玻璃基板將在高端性能封裝領域內掀起一場技術革命。

據Market.us數據，全球Chiplet市場規模預計將從2023年的31億美元增至2033年的1070億美元左右，2024-2033年的預測區間復合年增長率為42.5%。其中，消費電子領域在Chiplet市場中占主導地位，占據超過26%的份額。

對于AI智算中心來說，CPO（共封裝光學）技術的興起引起市場極大關注，主要聚焦點在于，這會不會顛覆行業現有格局？

在武漢光迅科技股份有限公司副總經理馬衛東看來，智算中心的光互聯主要有兩類，其一是Scale out，用于數據并行訓練和模型分階段訓練，當前主要是光模塊作為互連；其二是Scale up，用于將模型參數矩陣分解后進行加速計算，當前主要是銅纜互連。

馬衛東表示，“隨著GPU性能的提升，需要從銅線轉向光來做互聯。如果用光模塊的話，由于功耗、散熱以及時延的問題，很難勝任，這個領域可能要用到CPO。但是Scale out領域，也就是服務器之間的互聯，仍然以光模塊為主。”

馬衛東透露，現在CPO其實已經有小批量的應用了，從2025年到2030年，光模塊應該還會有非常大的增長，在2030年，CPO預計會占據20%左右的份額。從市場來講，CPO和光模塊大概率在五年以內是共存狀態。

不過，CPO實際應用還面臨很多挑戰。馬衛東表示，“就可靠性來說，熱集中、沒有標準；可維護性來說，不易維護，成本高；可生產性來講，良率要求高，產業鏈不成熟，加上非標準化，各家都不相同。”